<p id="zbzxz"></p>

      <ruby id="zbzxz"></ruby>

            <ruby id="zbzxz"></ruby>

              服務類別:新書出版

              服務城市:全國

              價格:0 0

              價格單位:

              1517206109906232.png


              •                Verilog HDL版 內  

              本書系統地介紹了EDA技術和Verilog HDL硬件描述語言,將Verilog HDL的基礎知識、編程技巧和實用方法與實際工程開發技術在Quartus II 13.1上很好地結合起來,使讀者通過本書的學習能迅速了解并掌握EDA技術的基本理論和工程開發實用技術,為后續的深入學習和發展打下堅實的理論與實踐基礎。

              作者依據高校課堂教學和實驗操作的規律與要求,并以提高學生的實際工程設計能力和自主創新能力為目的,合理編排全書內容。全書共分為8個部分:EDA技術的概述、Verilog HDL語法知識及其實用技術、Quartus IILPM宏模塊的詳細使用方法、有限狀態機設計技術、16位實用CPU設計技術及創新實踐項目、基于ModelSimTest Bench仿真技術、以及基于MATLABDSP Builder平臺的EDA設計技術及大量實用系統設計示例。除個別章節外,大多數章都安排了相應的習題和大量針對性強的實驗與設計項目。書中列舉的Verilog HDL示例都經編譯通過或經硬件測試通過。

              本書主要面向高等院校本、?频腅DA技術和Verilog HDL語言基礎課,推薦作為電子工程、通信、工業自動化、計算機應用技術、電子對抗、儀器儀表、數字信號或圖像處理等學科專業和相關實驗指導課的教材用書或主要參考書,同時也可作為電子設計競賽、FPGA開發應用的自學參考書。

              附錄配套課后實驗設備1.pdf

              第3版 第2章 程序結構與數據類型.pdf

              第3版 第1章 EDA技術概述.pdf

              第3版 第3章 行為語句.pdf

              第3版 第5章 Verilog運算符與結構描述語句.pdf

              第3版 第4章 FPGA硬件實現.pdf

              第3版 第6章  LPM宏模塊用法.pdf

              第3版 第8章 狀態機設計技術.pdf

              第3版 第7章 Verilog HDL深入.pdf

              第3版 第9章 16位CPU創新設計.pdf

              第3版 第10章 Verilog HDL仿真及相關語句.pdf

              第3版 第11章 DSP Builder系統設計方法.pdf

              第3版 第12章 DSP Builder設計深入.pdf



              VHDL版 內  

              本書系統地介紹了EDA技術和VHDL硬件描述語言,將VHDL的基礎知識、編程技巧和實用方法與實際工程開發技術在Quartus II 13.1上很好地結合起來,使讀者通過本書的學習能迅速了解并掌握EDA技術的基本理論和工程開發實用技術,為后續的深入學習和發展打下堅實的理論與實踐基礎。

              作者依據高校課堂教學和實驗操作的規律與要求,并以提高學生的實際工程設計能力和自主創新能力為目的,合理編排全書內容。全書共分為8個部分:EDA技術的概述、VHDL語法知識及其實用技術、Quartus IILPM宏模塊的詳細使用方法、有限狀態機設計技術、16位實用CPU設計技術及創新實踐項目、基于ModelSimTest Bench仿真技術、以及基于MATLABDSP Builder平臺的EDA設計技術及大量實用系統設計示例。除個別章節外,大多數章都安排了相應的習題和大量針對性強的實驗與設計項目。書中列舉的VHDL示例都經編譯通過或經硬件測試通過。

              本書主要面向高等院校本、?频腅DA技術和VHDL語言基礎課,推薦作為電子工程、通信、工業自動化、計算機應用技術、電子對抗、儀器儀表、數字信號或圖像處理等學科專業和相關實驗指導課的教材用書或主要參考書,同時也可作為電子設計競賽、FPGA開發應用的自學參考書。

              附錄配套課后實驗設備1.pdf

              第5版 第2章 程序結構與數據對象.pdf

              第5版 第1章 概 述.pdf

              第5版 第3章 數據類型與順序語句.pdf

              第5版 第4章 時序仿真與硬件實現.pdf

              第5版 第5章 并行語句.pdf

              第5版 第6章 LPM宏模塊使用方法.pdf

              第5版 第7章 VHDL設計深入.pdf

              第5版 第8章 狀態機設計技術.pdf

              第5版 第10章 VHDL仿真和語句補充.pdf

              第5版 第9章 16位CPU創新設計.pdf

              第5版 第11章 DSP Builder系統設計方法.pdf

              第5版 第12章 DSP Builder設計深入.pdf

              提供課后配套實驗(提供VHDL\Verilog HDL版本)

              2.png





              取消
              技术支持: 森云科技
              老司机午夜精品99久久
              <p id="zbzxz"></p>

                  <ruby id="zbzxz"></ruby>

                        <ruby id="zbzxz"></ruby>